transistor トランジスター
半導体を利用して信号の増幅を行う素子。
1947年12月16日，Bell 研究所の２人の研究員，John Bardeen 氏と Walter Brattain 氏が世界初のトランジスタ（点接触型）を開発。
その後間もなく，２人の同僚で同分野の研究を何年にもわたって行ってきていた Shockley 氏が接合型トランジスタを発明し，これが商用トランジスタの基礎となった。
名前は，ベル研究所の同僚であった John Pierce 氏が命名。
ただし，優秀だが専制的で傲慢だった Shockley 氏が名声をほぼ独り占めにした。
発明したウィリアム・ショックレー，ジョン・バーディーン，ウォルター・ブラッティンらは，その業績に対して９年後にノーベル物理学賞が授与された。
当初は補聴器くらいしか応用は無いと考えられていたが，ソニーがトランジスターラジオを製造しベストセラーとなる。
日本はゲルマニュームトランジスターでは一躍トップとなるが，
その後のシリコントランジスターから IC の時代になるとアメリカに追い越される。
アメリカは宇宙開発や軍事用の需要で成長する。日本は電卓などの民生品にたよった。
1970年代，再逆転を目指し官民共同のプロジェクトがスタート。
通産省などの主導（指導？）で超 LSI 技術研究組合（1976年）などが組織される。
その結果1986年のシェアでアメリカを抜き去ることになる。
この過程で日米半導体戦争が勃発，激しい貿易摩擦が起こった。
1985年，アメリカ企業からダンピング提訴が相次ぎ，政府間交渉が始まる。
1986年８月に締結された日米半導体協定は事実上の国家間カルテルであった。
動作速度は，電流のスピードで決定される。
一般的なトランジスタでは，電気は平面的な流れで機能する。
そのためチャンネルが薄くなるほど，無駄な流れが減り高速化する。
トランジスタを微細化しチャネル部を短くすることで高速化を果たすが，歪 Si 技術では電子やホールの移動速度を増すことでトランジスタを高速化する。
また，トランジスターのサイズが大きければオン・オフの切り換えが速いため，チップ性能が向上するが，占める面積は大きく消費電力も増える。
小さめだと速度は遅くなり，明確な電子信号の送出が困難になるが，消費電力と設置面積が削減できる。
チップ設計の最大の性能を引き出すため，頻繁に使われる回路に，大きなサイズのトランジスターを割り当てるなど，サイズの異なるトランジスター間でバランスをとる必要がある。
プロセスの微細化が進み，動作周波数が高速になるに従い，プロセッサの消費電力や熱は増大するが，その半分を「リーク電流」が占める。
プロセッサのしきい値電圧(Vt)を上げればリーク電流は減るが，動作速度が遅くなってしまう。
2001年４月，通信総合研究所・富士通研究所・大阪大学大学院基礎工学研究科は，共同で増幅限界周波数 398GHz の世界最高速 HEMT を開発したと発表。
さらに 10月，472GHz を開発したと発表。
電子を素早くトランジスタ内を通過させるため，トランジスタの構造をコンパクト化，ゲート長を 25nm にし，電子が高速に移動できるインジウム・リン系の素材を使った。
2002年12月６日，IBM はゲート長 6nm のトランジスタの開発を発表。
現在生産されている最先端のトランジスターの 1/10 で，現行のチップ技術または類似のもので，今後10年以上は実用になるトランジスターの製造ができる証拠と述べている。
2003年11月，イリノイ大学の研究チームは，自らの持つトランジスタの世界最速記録を塗り替え，509GHz という動作周波数を達成したと発表。
リン化インジウム（InP）およびインジウム・ガリウム・ヒ素（InGaAs）を用い，１月に 150nm サイズのコレクタで 382GHz を発表。その後 100nm サイズのコレクタと 25nm サイズのベースを用い 452GHz を，そして10月，コレクタのサイズを75nmまで微細化し 509GHz を達成した。
2007年12月10日，IBM，AMD，Chartered Semiconductor Manufacturing，Freescale，Infineon，Samsung は High-k（高誘電率）/メタルゲート素材を用いた 32nm 半導体技術を共同開発すると発表。
2008年６月，IBM を中心とする次世代半導体製造技術の研究開発グループは，32nm の High-k/メタルゲートトランジスタ技術を開発し，その概要を VLSI 2008 で公表。
金属ゲートをフロントエンドプロセスの初めに形成。
ゲート電極とゲート側壁絶縁膜をマスクとした自己整合型プロセス(セルフアラインプロセス)になっており，製造コストを下げやすい。
リソグラフィ技術は光波長193nm(ArFレーザー)の液浸リソグラフィで，光学系の開口数(NA)は1.35。
トランジスタの消費電力
リーク電流の減少および抵抗値の低下で減らすことができ，CPU の発熱量を減らす。
2004年の時点では，ダイナミック成分とリークが問題になっている。
ダイナミックパワーとは，クロックとともに消費される電力で，リークはクロックに関係なく流れる電力。
今までの消費電力の増大はダイナミックパワーによるものが大きかったが，最近，リークの方が急速に増えている。
Intel の製品などは既に逆転し，リークの方が多くなっている。
電圧を下げると，ダイナミックパワーは割と小さくなるが，リークはかえってしきい値（トランジスタのスレッショルド電圧）を下げなければならないので（サブスレッショルドリークが）指数関数的に増えてしまう。
Prescott では消費電力の60％がリークらしいが，その前の世代では10％だった。
プロセスの微細化で，ゲート当たりのダイナミックパワー下がる，ただし集積度があがるので，チップ当たりのダイナミックパワーは増える。
しかし，リークの方はゲート当たりで増えるため大変なことになる。
ゲートのリークは，High-k 膜を作れば，プロセス技術で解決できるが，サブスレッショルドリークについては，High-k を使ってもだめなため，この本質は，トランジスタの材料を変えても変わらない。
トランジスタの高速化
キャパシタンスの減少はトランジスタの高速動作に寄与する。
トランジスタのリーク電流
トランジスタの内部および外部への，想定外の電流。
漏電といってもよい。
微細化・集積化が進むにつれて問題となっている。
リーク電流を減少させるとトランジスタの消費電力が減少し，ひいては発熱量を減らす。
一般にリーク電流と動作速度はトレードオフの関係にある。
ゲートの電流漏れは2000年以前は，大きな問題ではなかった。
しかし，トランジスター・ゲートをはじめとするチップ部品の厚さが，原子数個分のレベルまで薄くなったとき，深刻な問題となってきた。
90nm プロセスで製造されたチップでは，電力の約半分が電流漏れで消失するらしい。
2003年には，微細化に伴いゲート絶縁膜の厚さは二酸化ケイ素で原子５個（1.2nm）となり，弱まった絶縁性を越えてゲートに電流が流れ込んだり，ソースとドレイン間がオフの状態でも電流が流れてしまうという問題が起こっている。
High-k/Metal gate で製造した 45nm トランジスタのゲートリークは，65nm 世代に比べると劇的に低下した。
サブスレッショルドリーク
微細化したトランジスタが壊れないようにするために電圧は下げなければならないが，しきい値が高いままだと，動作が遅くなる。
電圧を下げて，普通に動かすためには，しきい値を下げざるをえない。
電圧を下げる＝しきい値を下げると，リークが多くなる。
これは非常に簡単で，古典的で，昔から予測されていた問題で，2000年以降表面化した。
これ概ねスレッショルド電圧で決まり，電界とはあんまり関係がなく，
（キャリアの運動エネルギーの）ボルツマン分布で，熱的に（しきい値を）超える部分がリークとなる。
（しきい値の）山が高ければ，ボルツマン分布の山の上の方しか流れない。
Intel はしきい値をアダプティブにコントロールする技術を研究している。
トランジスタには基板端子という第４の端子があって，この電圧，あるいはウェルの電圧をかえてやると，しきい値が変わることを利用したもの。
日立製作所では SuperH で実際に使っている。
また，今の SOI では使えないらしい。
ストレスメモライゼーション技術（SMT）
トランジスタにおける性能向上技術である応力印加手法の１つ。
ゲート電極からチャンネルに応力を印加することにより，ナノワイヤチャンネルの結晶を歪ませ，チャンネル中のキャリア移動度が向上する。
トランジスタのスレッショルド電圧
これを上げればリーク電流は減少するが，その代わりパフォーマンスは低下する。
逆に，電圧を下げるとトランジスタの動作速度は向上するが，リーク電流も増加してしまう。
トランジスタの抵抗値
これを低下させると，トランジスタの消費電力が低下し，ひいては発熱量を減らす。
キャパシタンス
これの減少はトランジスタの高速動作に寄与する。
トンネリング
ナノワイヤトランジスタ
トランジスタ構造の有力候補として検討されている立体構造トランジスタで，トランジスタのチャンネル部がナノメートル級の細いワイヤ形状のシリコンから生成されている。
細線状のチャンネルをゲートが取り囲む構造のため，ゲートによる制御性能が向上しており，短チャンネル効果によるオフ時リーク電流の大幅な抑制が可能。
Random Telegraph Noise（RTN） ランダムテレグラフノイズ
2009年６月15日，日立と IBM は，トランジスタを構成するゲートの長さが 20nm レベルの超微細トランジスタでは，原子レベルのわずかな構造欠陥で，トランジスタ動作に必要なゲート電圧（しきい値電圧）が，平均値の10倍以上の幅でばらつくケースが，1,000個に１個，すなわち0.1％の割合で存在することを初めて実験的に確認したと発表。
プレーナ型トランジスター，平面型トランジスター
長方形の平面上にソース〜チャネル〜ドレインが並び，チャネル部の上にゲート絶縁膜を挟んで，ゲート電極が重なる。
シリコン層の厚さをゲート長の 1/3 にする必要があるが，薄いシリコンは制御が困難なため，プロセスの微細化を行なう上で大きな課題となっている。
multi-gate transister マルチゲート・トランジスター
一つのトランジスターに複数のゲートを組み込んだもの。
ゲートの数が増えただけ供給される電流が増え，それだけ性能が向上する。
また，電流が同じなら，ゲート当たりの電流が減るため，トランジスターとしての電流の損失と発熱を減らすことができる。
ただし，複数のゲートには一斉に電流が流れる。
2002年，IBM と AMD が FinFET と呼ばれる，ダブルゲート型を開発。
それに続き Intel はトライゲート型を開発。
Tri-gate transister トライゲートトランジスター
Intel が2002年に発表した立体型のトランジスタ。
立体的構造をで一つのトランジスタあたりのゲート領域が３つ。
シリコンをゲート長と同じ厚みにできるため，プレーナ型より微細化が可能で，漏れ電流も大幅に少ない。
Multiple Independent Gate Field Effect Transister（MIGFET） マルチプル・インディペンデント・ゲート・フィールド・エフェクト・トランジスタ
ひとつのトランジスタで複数のゲートを独立して動作させることができるトランジスタ。
各ゲートを電気的に分離することで，全く別々に動作させることができ，１つのトランジスタを，同じ電力で複数分に使うことができる。
2003年11月10日，モトローラ社が開発に成功したと発表。
チャネル長
１つのトランジスターの電極と電極の間に必要な間隔。
この距離によって，チップの速さと処理性能が変わってくる。
TO220
トランジスタや IC のパッケージ形態の１つ。
１×２cm 程度の薄い樹脂モールドのパッケージの片方から端子が出ているもので，
放熱のためのネジ穴付き金属タブが一体になっている。
TO3
トランジスタや IC のパッケージ形態の１つ。
直径２cm 程度の薄い円筒形の部分に楕円状の取付穴が２つある部分が合体したような金属パッケージで，
端子はケース自体と円筒形の底面に２本付いている。
単電子トランジスター
普通のトランジスターは電流のオン・オフの制御に約十万個の電子を必要とする。
これを量子効果によりゲート電圧で一個単位で制御可能とした素子。
量子効果を生むためには電子の入れ物となる量子ドットを形成しなければならないが，数 nm 以下の微細な量子ドットを安定して必要な領域に形成する，ドットを個別に制作していては量産実用化が困難，トランジスタを流れる電流が微細すぎて検出が困難，といった問題がある。
2000年１月，NTT 物性科学基礎研究所は単電子トランジスターを２個組み合わせたインバーター回路の制作に成功したと発表。
大きさは1.5μm 四方で高さは 40nm であった。
単分子トランジスター
現行の電子コンポーネントが到達できる最小の形で，これより小さくするとなると量子コンピューティングになる。
可能とするためには，リソグラフィー技術を最低限２nm（シリコン原子約５個分）に上げなければならない。
現実的な実用化は，少なくとも2010年以降と言われている。
High Electron Mobility Transistor（HEMT） インジュウム・リン系高電子移動トランジスター
シリコン系のトランジスタに比べて極めて高周波特性が良好で，あらゆるトランジスターの中で最高速と言われている。
ミリ波帯の電波の増幅に利用できるほか，超高速無線 LAN 装置，数十 Gbps 以上の超高速通信ネットワーク装置等への応用が期待されている。
InGaAs インジウムガリウムヒ砒素
シリコンに代わることが期待されている素材，電子の移動速度がシリコンの数倍に達する。
ただし，シリコンより破損する頻度が高い。
2006年12月，MIT は 60nm プロセスのデモに成功。
スピントランジスター
電子の有無に加え，電子のスピンが右回りか左回りかを情報として扱うことで，
機能や処理速度を高めようとするもの。
有機トランジスター
1986年，肥塚裕至・三菱電機は，ポリチオフェン（高分子）から世界初の有機トランジスターを開発した。
ベル研究所の３名の科学者，ヘンドリック・シェーン氏，ゼナン・バオ氏，ホン・メン氏らは，
2001年10月18日『チオール』と呼ばれる有機素材を使って，チャネル長が１つの分子ほどしかない，
新しいトランジスターを開発したと発表。
分子の「自己集合（セルフアセンブリー）」技術を使い，有機化合物の溶液を作ってチップに注ぎかけ，分子が自然に電極を見
つけて，そこに付着するようにした。
このプロセスはビーカーの中でも可能らしい。
今回作られたトランジスターのチャネル長は，１〜２nm（現行技術の限界は130nm）。
ネイチャー：2001年10月18日号
Carbon Nanotube Transistor（CNT） カーボン・ナノチューブ・トランジスター
2002年５月20日，IBM がこの電界効果トランジスター（CNFET）の開発に成功したと発表。
炭素原子でできた直径数nm の円筒状の構造で，
「相互コンダクタンス」で最高性能のシリコン製トランジスターの２倍以上を記録。
さらに p型と n型のトランジスターの形成にも成功。
戻る 『Ｔ』，最初のメニュー