Scalable Processor ARChitecture（SPARC）
SUN が開発した 32 bit RISC 型 CPU アーキテクチャー。
高級言語を意識したスライディングレジスタウィンドウ・アーキテクチャを持つことが特徴。
SPARC Enterprise Server
2007年４月に発表された Sun Microsystems と富士通の2004年の提携から生まれた製品。
全体的な設計は，両社が共同で行ったが，プロセッサには富士通のデュアルコア『SPARC64 VI』（開発コード名『Olympus』）を搭載し，OS として Sun の『Solaris』を採用。
Ultra Sparc
Sun Microsystems 社が開発した 64 bit RISC 型 CPU アーキテクチャー。
SPARC V9
UltraSPARC の基盤アーキテクチャ。
VIS 命令セット
Ultra SPARC に実装された，代表的なマルチメディア拡張機能。
従来の SPARC アーキテクチャに，SIMD 型の並列演算，データのバック/アンパック，
ビット操作などの命令セットを追加したもの。
Ultra Sparc III 開発コード『Cheetah』
SUN のチップ，トランジスタ数 2900万個。
クロックは 750 MHz と 900 MHz で，さらに銅配線を採用したモデルは１GHz 以上になるらしい。
UltraSPARC チップ用に書かれたソフトウェアに変更を加えなくても動作する。
開発計画は大幅に遅れて，当初は1999年末に発表予定だったが，登場は2000年の終わり頃になった。
さらに，初期需要に供給が追いつかず，その後 750MHz から銅配線を採用した 900MHz への迅速な切り替えが計画通り進まずなかった。
2001年４月，これを搭載した Sun Blade 1000 の初期モデルに問題が発見された。
プリフェッチ・パイプラインの問題で，CPU があるパターンでデータにアクセスすると演算処理が混乱するというもの。
これをソフトで修正すると，一部のシステムで性能が５％程度低下するらしい。
0.15μプロセス版の消費電力は 75W。
2002年中に 300mm ウエハーと 0.13μプロセスの試作，2003年に量産開始。
2004年 0.09μプロセスで生産予定。
900MHz 版
TI の 150nm プロセス。
消費電力を低減する「low-k 絶縁膜：低誘電率層間絶縁膜」技術が使われている。
1.05GHz 版
TI の 0.15μプロセスを採用，2002年登場。
銅配線技術などとコンパイラーの改良でシステムの性能を上げ，ワークステーション製品ラインが一新するらしい。
消費電力を低減する「low-k 絶縁膜：低誘電率層間絶縁膜」技術が使われている。
UltraSPARC IIIi（Jalapeno）
開発中の UltraSPARC III の低価格版。
CPU が１〜４個までのシステム用。
TI の 0.13μプロセスで製造される。
トランジスタの数は8700万個で，UltraSPARC III に比べ，チップ上に 1MB の高速キャッシュが集積された分増えている。
消費電力を低減するため，未使用部分の電源を切ることができ，非同期式データ転送パスや Jbus 接続技術が採用された。
UltraSPARC IV
2003年10月13日発表，UltraSPARC III プロセッサのコアを２つ搭載した，ハイエンドサーバー向けの CPU。
2004年前半に 1.2GHz版が出荷予定。
同社では初めてデュアルコアを採用し，UltraSPARC III に比べ最大２倍の処理能力を実現した。
今後，徐々にコアの数を増やし，2006年には UltraSPARC III に比べ処理能力15倍を実現する計画。
UltraSPARC III コアを２個内蔵し，コアごとに 8MB の２次キャッシュを装備。
16GB までの DRAM を制御するメモリコントローラーや，システム間の接続装置である Sun Fireplane を利用するためのインタフェースも搭載。
Chip Multithreading 機能を搭載し，従来製品とバイナリ互換性を維持している。
TI の 130nm のプロセスで製造され，今後は 90nm の製造技術が応用される。
２つのスレッドを並列処理でき，ダイ上にはメモリコントローラと暗号処理機能が搭載される。
UltraSparc IV+
2005年11月発表，2007年４月３日発売。
UltraSparc IV をベースに構成されているデュアルコアプロセッサ。
キャッシュ技術の改良，クロックの高速化，製造プロセスの微細化でパフォーマンスを高めた。
90nmプロセス，動作クロック 1.95/2.1GHz，内部共有２次キャッシュ 2MB，外部３次キャッシュ 32MB。
UltraSPARC V 開発コード『Millennium』
最初の Throughput Computing プロセッサが用意できるまでの応急処置として計画された CPU。
プロセシング・タスクに応じて IBM の Power やインテルの Itanium チップを真似た働きができる。
ハイエンドサーバー向けで，２スレッドを並列処理可能で，暗号処理機能を搭載。
製造プロセスは 90nm で，新設計のパイプラインや新命令を装備。
UltraSPARC III の５倍の処理能力を実現する計画。
最初のプロセッサはネットワーク集約型で「Niagara」のコードネームを持ち，2006年初頭に登場する予定だった。
設計完了していたが，2004年４月に開発中止が発表される。
UltraSPARC IV，UltraSPARC IV+，Rock，Niagara と競合するためらしい。
UltraSPARC T2 開発コード『Niagara 2』
2007年８月７日発表。
８コア構成でそれぞれが独立した８スレッドを備え，計64スレッドを同時処理できる。
複数システム仮想化，ネットワーキング，セキュリティ，浮動小数点演算，加速メモリアクセスなどの機能を搭載。
2008年６月２日，Sun Microsystems は組み込み型システム市場向けブレードシステムのメーカー Themis Computer にライセンス供与すると発表。
Gemini
出荷間近だった Sun 初のデュアルコアプロセッサ。
UltraSPARC II コアを２つ備え，0.13μmプロセスのブレードサーバー向け。
プロセッサあたり２スレッドを並列処理でき，電力消費量が抑えられている。
2004年リリース予定で，設計完了し動作段階まで進んでいたが，2004年４月に開発中止が発表される。
UltraSPARC IIIi と UltraSPARC IIIi+ と競合するためらしい。
Throughput Computing
2003年２月に発表された，次世代 UltraSPARC のプロセッサデザイン，あるいは Sun の戦略。。
Sun 社の処理可能なタスク量を最大化し，ネットワークコンピューティングの負荷の軽減を目指す構想，または戦略。
デュアルコアもその一部。
Throughput を実効処理の総量と定義し，Throughput Computing を CMT プロセッサとシステムにより Throughput を最大限に引き出す構想としている。
単一のプロセッサ上に SMP を組み込む chip multithreading（CMT）という技術が採用され，１つのプロセッサが数10スレッドを同時に実行することが可能になる。
Chip Multithreading（CMT）
Sun 社の，マルチコアとマルチスレッディングの技術。
2002年７月に買収した Afara Websystems の技術を利用したもので，
１個のダイ上で対称型マルチプロセッシング処理をすることができ，一度に数十のスレッドを実行する機能。
CPU コア内で複数のスレッドを並列処理する技術と，複数のコアを１つのダイに搭載する技術を組み合わせる。
利点として，Web サービスのように多数のスレッドを必要とする用途では，CMT による処理能力の向上が期待できる。
プロセッサの処理速度の向上に比べてメモリへのアクセス速度が上がらず，レイテンシが悪化しているため，CMT ではメモリアクセスの待ち時間に他の処理を実行できることから，レイテンシの弊害を隠蔽できる。
ムーアの法則により高集積化・高性能化が進み，ダイ上でコアに必要とされる面積が減ったため，あまった部分の用途を考える必要があった。
プロセッサが複雑になり，開発に必要なコストや期間が増大しているが，CMT によりコアから不要なロジックをなくし，プリフェッチ機能や投機機能，実行ユニットなどを単純化，小型化，さらにパイプラインを短くできる。
これにより開発が単純化し，複数コアの搭載を可能になる。
第１世代の CMT プロセッサは，２スレッド/コアの UltraSPARC IV。
Niagara では８コア×４スレッド，合計32スレッドを１CPUで処理できる。
Rock プロセッサ
開発中の SPARC 互換のプロセッサー。
Advanced Product Line（APL）
2004年６月に富士通と Sun Microsystems が共同開発を発表した SPARC。
OpenSPARC
Sun Microsystems が2005年12月６日に発表したオープンソースプロジェクト。
UltraSPARC T1 の設計情報をオープンソース化して公開，普及を促進する。
ただし，アーキテクチャの背景にある最重要コードについては公開しない。
2006年３月21日にオープンソース化し公開。
Verilog で記述した UltraSPARC T1 の設計ソース，検証スイートとシミュレーションモデル，ISA 仕様書と Solaris 10 OS シミュレーションイメージなどが公開された。
SPARC64 アーキテクチャ
戻る 『Sun』，最初のメニュー