PCI Express（PCIe） 開発コードは『3rd Generation I/O（3GIO）』
PCI バスの後継として策定が進められていた次世代 I/O 規格。
PCI，AGP に置き換えるための内部バスで，高速化・マザーボードの省スペース化で柔軟な配線を可能にし，パソコン内部のスペース活用を劇的に変える。
1990年に ATX が登場して以来の大きな変化になるらしい。
パソコンの処理速度を上げるため，PCI よりシンプルで高速化できるバスが求められて始まり，
高速化のため，従来のバス型接続に代わり，ポイント・ツー・ポイントのシリアル接続になった。
送信用・受信用で１対になった信号線を１プレーンと呼び，PCI の代わりに１プレーン，AGP の代わりに４プレーンを用いる。
複数のプレーンを束ね，帯域幅をさらに拡張することもでき，
x1 はデバイスごとに上り/下りとも 250MB/sec，x16 は上り/下りとも 4GB/sec。
チップのソフトウェア I/F は PCI，AGP 互換で，現在のソフトでも変更なしに利用することが可能。
プロセッサーと，グラフィック・プロセッサー，ネットワークカード，プリンター，その他の周辺機器との通信を高速化・性能を向上させる。
ハードウェアの面では，マザーボード・チャンネルをはじめとする電気設計の制約がなくなり，設計上の制約から技術者を解放する。
文字どおり，第３世代の I/O という意味で，ISA，PCI に次ぐ３番目を指すが，実際には，PCI より広い範囲で使われる見込み。
インテル，マイクロソフト，IBM，HP などで構成される『Arapahoe Work Group』が作成を進めていた。
2002年４月，仕様書草案 Ver.1.0 が完成。
2002年７月に策定，公開されている。
PCI Express x16
片方向 4GB/秒，双方向 8GB/秒。
帯域幅は，最新の 3D ゲームでも持て余すほど広く最大限活用するのは High Difinition 映像の編集くらいと言われる。
PCIe 2.0
PCIe 1.1と互換性を持ち，帯域を２倍の 5GT/sec に拡張し，アーキテクチャのプロトコル/ソフトウェア層を改善。
I/O 仮想化についても仕様策定が進められており，I/O デバイスの仮想化，共有が可能になるほか，IBM や Intel らが発表した拡張規格『Geneseo』(コードネーム)なども盛り込まれる見込み。
PCI Express 2.0 revision 0.9
2006年10月９日公開。
PCI Express 2.0
2007年１月15日，仕様の正式版をメンバー各社に公開。
現行のPCI Express 1.1と互換性を持ち，帯域を1.1の2倍となる5GT/secに拡張。
16レーンでは16GB/secのデータ転送速度となる。
いくつかのプロトコルレイヤーを追加。動的なリンク速度操作や，リンク帯域をデバイスドライバやOSに通知する機能を実装し，消費電力の高いデバイスのため電力制限を再定義した。
PCI Express high-speed interconnect（PCX HSI） PCI Express 高速内部伝送路
２方向のプロトコル変換を高速に行なう技術。
GPU-ノースブリッジ-システムメモリ間での高速なデータ転送を可能にする。
Scalable Link Interface（SLI）
PCI Express 対応のビデオカードを２枚使用することでグラフィックス性能を向上させるインターフェイス技術。
2004年11月10日，NVIDIA は，SLIの認証ロゴプログラムを世界規模で展開する準備が完了したと発表。
戻る 英語『Ｅ』，最初のメニュー