Itanium 2　開発コード『Mckinley（マッキンリー）』

　Itanium の後続チップ，Intel の第２世代 64bit プロセッサ。 2001年後半に登場予定だったが Itanium の発売の遅れで遅れていた， サーバー用プロセッサーとして，2001年２月に設計を完成。 2002年４月25日，正式名を Itanium 2 に決定したと発表，７月８日，900MHz と 1GHz の出荷を開始。

　Itanium に比べ，実行ユニットが４から６へ増加， FSB が 133MHz から 400MHz に高速化しバス幅が Itanium の３倍に， ３次キャッシュまでがオンダイとなるなどの改良が施されている。 発表当初のサイズは464平方mm で，その大部分は，3MB 以上のメモリを搭載した３つのキャッシュが占めていたが， 完成品の表面積は421平方mm と当初の計画よりも約10％小さくなった。 0.18μ（180nm）プロセスで，2億2100万個のトランジスターを集積。 １次キャッシュ 32KB，２次キャッシュ 256KB，３次キャッシュ 1.5MB または 3MB を搭載。 次世代高速 I/O アーキテクチャ Infiniband も採用されるらしい。 Itanium に比べ，クロックアップ，頻繁にアクセスするデータを保存して高速化するオンチップ・データキャッシュの追加，FSB の高速化，並行処理性能の向上などがはかられ，同一クロックで約２倍の性能。 クロック 1GHz で SPECint2000 スコアは 810。 FPU の処理能力も Itanium ほぼ２倍らしい。
　この後継として，コード名 Madison，Montecito，Deerfield，Chivano などが取りざたされている。
　2003年５月12日，Intel は 900MHz，1GHz 版で，不具合からシステムが動作不良に陥りデータ消失の可能性があると発表。
　2008年２月25日，バルク版とリテール版のDual-Core Intel Itanium Processor 90xxシリーズ，および Intel Itanium Processor 9110N/9010 の CPU パッケージに印字される表記を『INTEL ITANIUM 2』から『INTEL ITANIUM』に変更すると発表。


Itanium 2 1.30/1.40/1.50GHz　開発コード『Madison（マディソン）』

　Itanium 2 の後継版で，0.13μ（130nm）プロセスを採用した Itanium 2 のシュリンク版。 Itanium 2 としては McKinley に続く２世代目で，McKinley コアの 0.13μmプロセス版。 トランジスタ 4億1000万個，チップサイズ 374平方mm，消費電力は最大 130W。 2002年６月19日，試作品が完成し，複数の OS の起動に成功したと発表されていた。
　2003年７月１日出荷の，第３世代 Itanium，サーバー/ワークステーション向け 64bit CPU。 L1 キャッシュ 32KB，L2 キャッシュ 256KB は同じだが，L3 キャッシュは最大 6MB となり，パフォーマンスは McKinley よりも30〜50％向上。 パッケージは McKinley コア版と同一でシステム互換性が保たれ，今後登場する Madison 9M，Montecito とも互換性は確保される。 クロック（L3 キャッシュ）は 1.30GHz（3MB），1.40GHz（4MB），1.50GHz（6MB）。
　キャッシュ容量が大幅に変更されたが，基本的には Merced や McKinley と大きな差がないため Itanium 3 と命名されなかった。 1.5GHz は SPECint2000 で Itanium 2 を約50％上回るらしい。 今後，2004年には L3キャッシュ 9MB 搭載した 1.50GHz（Madison 9M）が投入予定。


Itanium 2 1.40GHz L3キャッシュ 1.5MB
　2003年９月発表。 科学技術計算やクラスタシステム向け。


Itanium 2 キャッシュ3MB 版
　クロック 1.40GHz が2004年４月13日より，1.60GHz が５月より量産出荷される。


Itanium 2 1.60GHz with 9MB L3キャッシュ/6MB L3キャッシュ
　2004年11月８日に発表された Multi Processor 版。


Itanium 2 1.50GHz with 4MB L3キャッシュ
　2004年11月８日に発表された Multi Processor 版。


Itanium 2 1.60GHz with 3MB L3キャッシュ/533MHz FSB，400MHz FSB
　2004年11月８日に発表された Dual Processo 版。


Itanium 2 1.60GHz/L3 6/9MB
　2005年７月19日発表，FSB 667MHz，動作クロック 1.66GHz，TDP 130W。 L3 キャッシュは 6MB と 9MB がある。


Itanium 2 9000 シリーズ　開発コード『Montecito』（第６世代の Itanium 製品）
　2006年７月18日出荷開始。 処理能力を2倍に高める一方，消費電力を 130W から 104W に削減。 プロセスルールは90nm，L2キャッシュ容量は2.5MB(1.25MB×2)。Virtualization Technology，Hyper-Threading Technology (一部製品除く)のほか，キャッシュエラー発生時に，キャッシュラインを自動的に無効化し，エラーから回復させるCache Safe Technology機能を搭載。また，メモリのミラーリング，ホットスワップにも対応する。

周波数L3キャッシュFSBTDPHyper-Threading
90101.60GHz6MB533/400MHz75Wなし
90151.40GHz12MB400MHz104Wあり
90201.42GHz12MB533/400MHz104Wあり
90301.60GHz8MB533/400MHz104Wなし
90401.60GHz18MB533/400MHz104Wあり6
90501.60GHz24MB533/400MHz104Wあり

　2007年10月31日，デュアルコアの 9120N/9130N/9140N/9140M/9150N/9150M とシングルコアの 9110N を発表。 FSB 667MHz，最大クロック 1.66GHz，消費電力 104W 以下。 プロセッサの負荷に応じて消費電力を低減する『デマンドベーススイッチング』を搭載。 ２つのロックステップコアが１つの論理 CPU コアのように振る舞うことで，データの整合性を取る『コアレベル・ロックステップ』により，信頼性が向上している。 コアレベル ロックステップは，既存のソケットレベル ロックステップ技術と組み合わされ，コアとソケットそれぞれにおける演算結果の一貫性を保証することで，さらなる信頼性，可用性，サービス性（RAS）を実現する。
動作周波数システムバスオンダイ L3 キャッシュ
9110N1.6GHz533/400MHz12MB
9130M1.66GHz667MHz8MB
9140M1.66GHz667MHz18MB
9140N1.6GHz533/400MHz18MB
9150M1.66GHz667MHz24MB
9150N1.6GHz533/400MHz24MB


Kittson
　Poulson の後継の Itanium CPU。


低電圧版 Itanium 2 プロセッサ 1GHz L3キャッシュ 1.5MB　開発コード『Deerfield』
　2003年９月に発表された，ローエンド・低消費電力システム用の低電圧・廉価版 Itanium 2。 130nm 製造プロセスの導入で，消費電力とコストを削減し，キャッシュ容量は少ない。 消費電力は最大 62W，McKinley と同等の性能で，消費電力は半減。 小型サーバー向けで，おそらく，IA-64 を性能よりも消費電力に最適化する最初の試み。


Low Voltage Itanium 2 1.30GHz with 3MB L3キャッシュ
　2004年11月８日に発表された低電圧版。


戻る　英語『Ｉ』，最初のメニュー